Laporan Akhir 1 Percobaan 1 Modul 2




1. Jurnal
[Kembali]




2. Alat dan Bahan [Kembali]
  1. Panel DL 2203C 
  2.  Panel DL 2203D 
  3.  Panel DL 2203S 
  4.  Jumper



3. Rangkaian Simulasi [Kembali]



4. Prinsip Kerja Rangkaian [Kembali]

    Pada JK flip flop dan D flip flop, S dan R dihubungkan dengan inputan switch B0 dan B1 dimana logikanya divariasikan pada 3 percobaan pertama yang outputnya dapat dilihat dari jurnal percobaan. S dan R dapat aktif saat diberi logika 0 karena S dan R memiliki sifat aktif low. Output JK flip flop dan D flip flop pertama kali bergantung pada S dan R yang aktif atau tidak. Selanjutnya, jika S dan R tidak aktif, maka output dari JK flip flop dan D flip flop bergantung kepada J,K, Clock (JK flip flop) dan D,Clock (D flip flop). J, K, dan Clock pada JK flip flop terhubung dengan switch B2, B3,  dan B4. Pada D flip flop, D dan Clock terhubung dengan switch B5 dan B6. Nilai-nilai pada switch B0 hingga B6 divariasikan berdasarkan jurnal percobaan

    Pada JK flip flop dan D flip flop, Clock berfungsi untuk sebagai mengubah nilai output berdasarkan sifat dari clocknya dimana sifat dari clock terbagi menjadi rise time (0 ke 1) dan fall time (1 ke 0). Saat terjadi perubahan nilai clock, maka output akan berubah mengikuti  output berdasarkan logika J dan K pada JK flip flop maupun D pada D flip flop.

5. Video Rangkaian [Kembali]


6. Analisa [Kembali]

1. Bagaimana jika B0 dan B1 sama sama diberi logika 0, apa yang terjadi pada rangkaian?
Jawab :
    B0 dan B1 merupakan inputan yang diinput ke terminal atau kaki R dan S kedua flip flop. Jika B0 dan B1 diberi logika 0 sedangkan kaki R dan S masing masing flip flop aktif low. Maka R dan S aktif bersamaan (R dan S berlogika 1). Sehingga output yang dihasilkan terlarang ( Q dan Q' berlogika 1)
 
2. Bagaimana jika B3 diputuskan/tidak dibubungkan pada rangkaian apa yang terjadi pada rangkaian?
Jawab :    
    B3 adalah clock yang diinputkan ke JK flip flop. Apabila B0 dan B1 salah satu atau keduanya berlogika 0, maka B3 diabaikan. Apabila B0 dan B1 berlogika 1, B3 dapat mempengaruhi. Jika B3 diputuskan maka rangkaian tidak dapat berfungsi, karena JK flip flop sangat tergantung pada clock

3. Jelaskan apa yang dimaksud kondisi toggle, kondisi not change, dan kondisi terlarang pada Flip-Flop!
Jawab :
    Kondisi terlarang dimana Q dan Q' berlogika 1. Hal ini mustahil terjadi karena pada primsipnya Q dan Q' berlawanan. Kondisi not change adalah kondisi dimana output saat ini tidak mengalami perubahan dan sama seperti output sebelumnya. Misalnya saat ini Q dan Q' berlogika 1 dan 0. Output selanjutnya akan sama. Kondisi toggle adalah kondisi dimana output saat ini berlawanan dengan output sebelumnya. Misalnya output sebelumnya Q=1 dan Q'=0 maka outputnya Q=0 dan Q'=1.


7. Link Download [Kembali]


Tidak ada komentar:

Posting Komentar

 BAHAN PRESENTASI UNTUK MATA KULIAH ELEKTRONIKA 2022 NAMA : AKMAL APRIMANTHA NIM : 2110951046 ELEKTRONIKA B DOSEN PENGAMPU : DARWISON.M.T.  ...